


# architettura degli elaboratori

Alberto Ferrari






- · la macchina di von Neumann
- memorie
- Input / Output
- · canali di comunicazione
- $\cdot$  CPU
  - registri
- istruzioni





### struttura dell'elaboratore

- o la *struttura* dei calcolatori elettronici assume la forma attuale in base ad almeno due *svolte tecnologiche* fondamentali:
  - o un *modello costruttivo* riconducibile allo scienziato austriaco John Von Neumann (*architettura di Von Neumann*) anni 1940 / 1950
    - o First Draft of a Report on the EDVAC
  - o l'invenzione del *microprocessore* da parte del tecnico italiano Federico Faggin (microprocessore Intel 4004) 1971





### la macchina di von Neumann

- l'architettura del computer di *von Neumann* è formata da due componenti interconnesse:
  - CPU (Central Processing Unit)
    - · unità centrale di elaborazione
  - RAM (Random Access Memory)
    - sequenza di locazioni identificate da indirizzi consecutivi
    - contiene programmi e dati
- l'interfacciamento con l'esterno avviene attraverso
  - le periferiche di input
  - le periferiche di output

# INPUT CPU CPU CONTROL UNIT CONTROL LOGIC UNIT CONTROL LOGIC UNIT





- o il funzionamento di un calcolatore è descrivibile in termini di poche componenti (*macro-unità*) funzionali
- o ogni macro-unità è *specializzata* nello svolgimento di una tipologia omogenea di funzioni
- o eccezione: l'*unità centrale* di elaborazione, che svolge sia funzioni sia di *elaborazione* che di *controllo*



### unità di memorizzazione

- o il calcolatore memorizza
  - o i dati
  - o i *programmi* per l'elaborazione dei dati
- o l'unità di memoria fornisce due sole *operazioni* 
  - o memorizzazione di un valore (*scrittura*)
  - o accesso al valore memorizzato (*lettura*)



### unità di elaborazione

- o le *istruzioni* di un programma corrispondono ad operazioni elementari di elaborazione
  - o operazioni aritmetiche
  - o operazioni *relazionali* (confronto tra dati)
  - o operazioni su caratteri e *valori di verità*
- o l'elaboratore è in grado di svolgere *poche* tipologie di *operazioni* elementari ma in modo *molto efficiente*
- o può eseguire *centinaia di milioni* di istruzioni al secondo





- il coordinamento tra le varie parti del calcolatore è svolto dall'unità di controllo
- o è un componente dell'unità centrale di elaborazione
- o ogni componente dal calcolatore esegue solo le azioni che gli vengono richieste dall'unità di controllo
- o il controllo consiste nel *coordinamento* dell'esecuzione temporale delle operazioni
  - o sia *internamente* all'unità di elaborazione sia da parte degli *altri* elementi funzionali



### unità per il trasferimento di informazioni

### o obiettivo:

- o permettere lo *scambio di informazioni* tra le varie componenti funzionali del calcolatore
- o trasferimento dei *dati* e delle informazioni di *controllo*
- o due possibili *soluzioni* 
  - o collegare *ciascun* componente con *ogni altro* componente
  - o collegare *tutti* i componenti a un *unico canale* (bus)
  - o l'utilizzo di un bus favorisce la *modularità* e l'*espandibilità* del calcolatore

#### Unità di misura binarie

Unità	Simbolo	Valore	Totale byte	Note
kibibyte	KiB	1024 byte	2 <sup>10</sup> = 1 024	La "K" del prefisso è maiuscola
mebibyte	MiB	1024 KiB	2 <sup>20</sup> = 1 048 576	$2^{20} = (2^{10})^2 = 1024^2$
gibibyte	GiB	1024 MiB	2 <sup>30</sup> = 1 073 741 824	$2^{30} = (2^{10})^3 = 1024^3$
tebibyte	TiB	1024 GiB	2 <sup>40</sup> = 1 099 511 627 776	$2^{40} = (2^{10})^4 = 1024^4$
pebibyte	PiB	1024 TiB	2 <sup>50</sup> = 1 125 899 906 842 624	$2^{50} = (2^{10})^5 = 1024^5$
exbibyte	EiB	1024 PiB	2 <sup>60</sup> = 1 152 921 504 606 846 976	$2^{60} = (2^{10})^{6} = 1024^{6}$
zebibyte	ZiB	1024 EiB	2 <sup>70</sup> = 1 180 591 620 717 411 303 424	$2^{70} = (2^{10})^7 = 1024^7$
yobibyte	YiB	1024 ZiB	2 <sup>80</sup> = 1 208 925 819 614 629 174 706 176	$2^{80} = (2^{10})^8 = 1024^8$

unità di

# memorizzazione



### tipologie di memorie

- o memoria principale *RAM* (*Random Access Memory*)
  - o *volatile* (perde il suo contenuto quando si spegne il calcolatore)
  - o memorizza dati e programmi
- o ROM (Read Only Memory)
  - o *persistente* (mantiene il suo contenuto quando si spegne il calcolatore)
  - o contenuto è fisso e immutabile
  - o memorizza programmi di sistema
- o Cache
  - o memoria di appoggio del processore
  - o molto *veloce* (accesso estremamente rapido)
  - o dimensioni limitate





- memorie di massa persistenti
- supporti:
  - magnetici, ottici, a stato solido
  - nastri, hard disk, CD, DVD, SSD ...
- grandi quantità di informazioni
- accesso *molto meno rapido* della memoria centrale *millisecondi* (10<sup>-3</sup> sec) contro *nanosecondi* (10<sup>-9</sup> sec) - rapporto 10<sup>6</sup>
  - \_\_ i sistemi magnetici e ottici richiedono un movimento meccanico
  - \_\_ i sistemi elettronici (come la memoria principale) non hanno movimenti meccanici












- o contiene le istruzioni e i dati
- o è un contenitore di celle
  - o le celle sono *numerate* in *sequenza*
  - o il numero di ogni cella costituisce il suo *indirizzo*
  - o il numero totale di celle è definito *spazio degli indirizzi* (spazio di indirizzamento)
  - o l'ampiezza dello spazio di indirizzamento fisico è determinato dall'ampiezza del *bus* indirizzi
  - o specificando l'indirizzo di una cella, la CPU è in grado di *leggere* e/o *modificare* il valore del byte memorizzato in quella cella

### o è volatile

- o perde il suo contenuto tutte le volte che la macchina viene spenta
- $\circ$  Random Access Memory (RAM) ogni cella è indirizzabile direttamente



- la memoria è costituita da un insieme di dispositivi in grado di conservare in stati binari (bit) l'unità di informazione
- la dimensione standard dell'unità di informazione è 8 bit (1 *byte*)
- la memoria è suddivisa in *celle* (*locazioni di memoria*) che memorizzano un byte di informazione
- ad ogni cella è associato un indirizzo univoco





- o nel sistema è presente una speciale area di memoria che non perde i valori dopo lo spegnimento (*non volatile*)
- o il sistema nella fase di *avviamento* (*bootstrap*), deve immettere sul Bus le *istruzioni iniziali* per
  - o *configurare* i dispositivi di base (es. video e tastiera)
    - o fase di **POST** (Power On Self Test)
  - o *caricare* i programmi del *sistema operativo* da una memoria secondaria
- o quest'area è *riservata* all'interno dello spazio di indirizzamento ed è denominata, genericamente, *BIOS* (*B*asic *I*nput/*O*utput *S*ystem)



- o la memoria che contiene il BIOS sono realizzate in *ROM* 
  - o Read Only Memory
  - o tecnologia che consente alle celle di mantenere il contenuto anche in assenza di alimentazione
- o il codice e i programmi contenuti in maniera non volatile nella memoria centrale sono detti *Firmware*




trasferimento informazioni

**BUS** 




- il *bus* è l'unità di *interconnessione* tra i moduli del modello di Von Neumann
- *logicamente* è un fascio ordinato di *linee*, ognuna delle quali può assumere un valore binario
- fisicamente è di un insieme di fili paralleli (piste di rame nella realtà) che permettono il passaggio dei segnali elettrici fra i vari componenti





# data bus – address bus control bus

- sul *data bus* (bus dati bidirezionale) viaggiano i dati che si scambiano i vari componenti
  - dati dalla memoria centrale verso la CPU per essere elaborati
  - dati dalla CPU verso la memoria per essere conservati
- sull'*address bus* (*bus indirizzi monodirezionale*) viaggiano gli indirizzi di memoria cui si vuole accedere
- sul *control bus* (bus di controllo bidirezionale) viaggiano i segnali di sincronizzazione fra i vari dispositivi, necessari per la comunicazione





unità di

input / output





- o la sezione di Input/Output (I/O) di un calcolatore è dedicata alla comunicazione con l'esterno per l'acquisizione (input) o la comunicazione (output) di dati
- o concettualmente la sezione di I/O è ancora rappresentabile come un *contenitore*, del tutto analogo alla memoria, anche se dotato di uno spazio di indirizzamento (*spazio degli indirizzi di I/O*) molto ridotto
- o ogni dispositivo periferico possiede un proprio *range di indirizzi* di I/O riservato (*indirizzi di I/O*, *detti anche registri di I/O* o porte di I/O)



unità di


# elaborazione e controllo



- o un *processore* è un singolo *circuito integrato* in grado di effettuare operazioni *decisionali*, di *calcolo* o di *elaborazione* dell'informazione
- il microprocessore principale di un computer viene chiamato *CPU* (Central Processor Unit)
- o il processore può essere visto come suddiviso in tre unità funzionali:
  - o l'unità di **controllo** (CU control unit)
  - o l'area dei *registri*
  - o l'unità aritmetico logica (ALU arithmetic-logic unit)




- · La CPU è composta da
  - unità di controllo(CU, Control Unit)
    - sovrintende al funzionamento della macchina
    - controlla la sequenza delle istruzioni da eseguire
  - unità aritmetico-logica
     (ALU, Arithmetic-Logic Unit)
    - svolge le operazioni specificate dalle istruzioni





### unità centrale di elaborazione



- l'unità di controllo imposta i valori sul *bus*
- i *registri* contengono i dati e i risultati delle istruzioni che saranno eseguita dall'*alu*
- l'*alu* esegue le istruzioni
  - all'interno dell'unità si trovano microprogrammi cablati direttamente in hardware, scritti in microcodice con relative microistruzioni



- o Instruction Register (IR)
- o Program Counter (PC)
- o Memory Address Register (MAR)
- o data registers
- o status register
- o ...

### 5-2 Computer Registers

Register	Numbe	r Register	Register
symbol	of bits	name	Function
DR	16	Data register	Holds memory operands
AR	12	Addressregister	Holds address for memory
AC	16	Accumulator	Processorregister
IR	16	Instruction register	Holds instruction code
PC	12	Program counter	Holds address of instruction
TR	16	Temporary register	Holds temporary data
INPR	8	Input register	Holds input character
OUTR	8	Output register	Holds output character
	30000		_





- o ogni processore viene progettato con un **set di istruzioni** specifico denominato **ISA** (Instruction Set Architecture o Instruction Set)
- o ogni *istruzione* è implementata da un *microprogramma*
- o ogni istruzione dell'ISA è contraddistinta da un *numero* specifico, denominato *Operation Code* (*Op. Code*)
- o ogni istruzione necessita di un numero preciso e definito di *parametri* che, assieme all'Op.Code, determinano la *lunghezza dell'istruzione* (espressa in byte)
- o un registro speciale del processore, *Program Counter* (*PC*), si *incrementa* della lunghezza dell'istruzione appena eseguita



## ciclo di esecuzione di una istruzione

### o fetch

o l'unità di controllo pone sul bus degli indirizzi il valore del Program Counter e legge dalla memoria il codice dell'istruzione da eseguire

### $\circ$ decode

o l'unità di controllo decodifica l'istruzione e legge i parametri (*Operand Fetch*) che vengono memorizzati nei registri

### o execute

- o viene avviato il microprogramma relativo all'Op.Code
- la frequenza in base alla quale vengono eseguiti i microprogrammi è regolata dal *clock* di CPU (frequenza del microprocessore)

#### o store

o al termine della fase di execute gli eventuali risultati, posti nei registri, vengono scritti sul bus dall'UC, o verso la memoria, o verso l'I/O



- o *complex instruction set computer (CISC)* indica un'architettura per microprocessori formata da un set di istruzioni contenente istruzioni in grado di eseguire operazioni complesse
  - o lettura di un dato in memoria, la sua modifica e il suo salvataggio direttamente in memoria tramite una singola istruzione
- o ogni singola istruzione ha un data path a più cicli
  - o il *data path* è il percorso dei dati all'interno del processore, attraverso l'attuale istruzione, e i suoi cicli sono scanditi dal clock della CPU
- o le architetture CISC possiedono un **set di istruzioni** molto **ampio** e istruzioni a **lunghezza variabile**



- o le architetture *RISC* (*Reduced Instruction Set Computer*) seguono una filosofia di progettazione basate su di un set di istruzioni in grado di eseguire operazioni *semplici*
- o il set di istruzioni di una architettura RISC è *limitato* 
  - o le istruzioni hanno lunghezza costante
  - o un numero fisso di operandi fisso
  - o la fase di decode è breve
  - o ogni istruzione è eseguita direttamente in hardware con pochi cicli di clock
- o gli attuali processori seguono una filosofia *ibrida* in cui istruzioni CISC vengono in qualche modo decodificate ed esguite in termini istruzioni RISC



# aumentare il parallelismo in esecuzione

- o caricare nel processore *più istruzioni* oltre a quella richiesta
  - o *coda di prefetch* (buffer interno in cui il processore memorizza una serie di byte consecutivi a quelli appena letti dalla memoria
- o con un solo accesso alla memoria, si ha a disposizione una serie di valori che possono essere elaborati (istruzioni e/o operandi) senza dover accedere nuovamente al bus e alla memoria
- o l'evoluzione della coda di *prefetch* porta al sistema *pipeline* 
  - o sfrutta il concetto di catena di montaggio: possibilità di avviare la successiva istruzione subito dopo che la precedente è stata inserita nel data path
    - o es. se la prima istruzione si trova in fase di decode, la successiva può essere posta in stato di fetch